混合信号芯片的新挑战
来源：本文由半导体行业观察翻译自semiengineering，谢谢。
模拟混合信号设计与验证的未来是什么样子？我们期望任何方法上的改变吗?
如今在先进的节点上，没有纯粹的数字设计这类东西。即使没有任何模拟内容的设计也可能依赖混合信号组件，比如用于通信的SerDes或用于自适应电源控制的电压调节器。而试图将模拟和RF等所有东西整合到一个芯片上的时代，可能在许多工业领域内会宣告结束。
在最新的工艺节点上，晶体管并没有很好的工作特性，因为器件模拟和缩放对其性能有负面影响。缩放还大大增加了模拟设计的难度。对于具有足够容量的设计，或者对价格不敏感的设计（如2.5D组件），倒是可以选择其他方案。
不过正在涌现的新兴市场，不是那么关心最新的工艺节点，在这些市场中混合信号的用户正在涌现，这就可能需要不同类型的工具。
总是能有推动技术极限的用户。Cadence定制IC&PCB事业部产品总监Mladen Nizic说：“单芯片集成仍然是许多大批量应用非常经济的解决方案。不过混合的方式可能正在改变，最先进的工艺节点设计中就包含了大量的定制电路。他们可能是定制数字设计或是有一些模拟，以“模拟”方式精心制作。这就要求在实体设计和验证中实现模拟和数字之间的高度集成。现在这几乎是愈演愈烈的。”
西门子公司的高级产品经理Sathish Balasubramanian说：“然而这并不适用于所有人，对于高级节点的整合并不容易。许多公司成立之初就是购买混合信号IP，而不是建立自己的IP。有些人会购买在某些方面已经得到验证的软件IP。然后他们会按照自己的需要定制。这导致似乎有相当多的半定制化发生。包括改变过程、电压、温度(PVT)，看看它们能降低多少功耗等。”
最新的工艺节点并不好模拟。 Synopsys产品营销副总裁Tom Ferry表示：“为7nm FinFET设计一个PLL非常困难。因为模拟设计很难，FinFET主要是为数字电路设计的，我们需要平衡整个工艺构成以满足集成部件的数字和模拟需求。
最新的工艺节点也越来越需要将新型的混合信号IP包含在内。 Moortec首席技术官Oliver King表示：“在最新的工艺节点上开发芯片的成本非常高，以至于设计必须尽可能多地提高性能。举个例子，涉及到模控的IP在本质上是模拟的。性能通常涉及功耗优化。传统的技术在table上留下了太多的潜力，因此，自适应电压缩放和动态频率缩放技术被比以前更广泛的行业所采用。
先进的封装可以提供一些帮助。取代把所有的东西都放在一个芯片上的做法，多芯片模块是一个可以执行的解决方案。另外的好处是可以增加连通性和实用性。“你可以大幅减少电感和电容，仅仅因为不需要在焊盘上浪费太多的芯片空间，”
Sonics的首席技术官Drew Wingard说。“这就是规则的改变者。通过建立一个连接，你就可以在2~5μm的区域内得到你想要的东西而不是非要在100μm的区域，这就可以极大的减少电容。突然之间你可以开始用一种有效的方式使用全幅CMOS信号，而不再需要PHY。而消除信号的转换，从完全同步的数字领域到略过了一个PHY区域，具有很大的功率优势。”
也有消极的一面。Nizic说:“我们看到了对封装和芯片并行设计的需求，尤其是在射频方面。当你有一个高性能系统，即使它只有一个芯片也必须考虑整体设计。何况在多芯片模块仍然需要大量的开发，包括2.5 D、3D、插入器等。”
噪音也是混合信号设计的一个问题。“过去，电磁噪音模拟是分别孤立完成的，”ANSYS应用程序工程高级主管Arvind Vel说，“芯片设计师、封装设计师和面板设计师将会有单独的消除噪音预算来满足需求。只要他们在预算之内，芯片的整体操作就会得到保证。随着先进技术节点边际噪声的不断减小，井差很快就会导致设计过度。在这些技术节点中，必须对芯片、封装和面板进行全面的联合模拟。”
有一个几乎完全相反的新兴市场——物联网设备。Nizic解释说:“边缘节点基本上是一个传感器，它越来越需要进行一些处理，再加上一种通信手段。”“这些设计的另一个特点是功率，而这必须被最小化。”在过去，我们可能认为这些是简单的设计，但其实它们是相当复杂的混合信号设计。虽然不是大型的SoCs，但它们有非常具体的要求，而功率可能是一个主要的问题。电源控制和最小化必须扩展到模拟阶段。该领域的工具正在改进，以支持验证计划，以便在模拟和数字领域都可以验证输入功率。”
但是让设计不同的正是他们正在用来生产的工艺节点。Balasubramanian补充说:“物联网并不追求摩尔定律，而公司也不试图使用最先进工艺的节点。”“许多此类设备的目标是使用28nm或以上的FD-SOI，尽管有些是在20nm平台上。他们将第三方混合信号IP与数字逻辑集成在一起。整个芯片都很小，所以他们做了很多集成。”
IP的来源很重要。大多数模拟内容都是从第三方公司购买的，而不是在内部开发。Balasubramanian继续说:“对于物联网来说，市场的时间往往很短，这使得他们更有可能购买知识产权。”“但是他们仍然需要混合信号工具来验证IP是否独立工作，何时集成在芯片和系统的上下文中。因此，尽管他们通过购买IP来减少工作，但验证需求仍然存在。”
这意味着这些公司没有对模拟或RF有深刻理解的设计师。正如Balasubramanian所言，数字设计师经常把模拟和射频看作是黑魔法。这意味着他们在组装和验证他们设计的工具时有着非常不同的需求，他们的关注点是功率和上市的时间。
在这个行业中，模拟设计师正在变得非常罕见。成为一名熟练的模拟设计师需要多年的时间，而且似乎只能在两种重要的领域。其中一组是在大公司内部，他们可以用模拟内容来区分自己。另一组是不断增长的第三方IP提供商。与数字IP市场不同，在模拟IP领域有许多小玩家。他们通常有非常明确的知识，使他们能够产生有竞争力的知识产权。
无论模拟组件是自己家设计的还是从第三方IP公司获得的，这些模块必须在某个时刻聚集在一起。Nizic说:“所有的系统都必须经过验证，不管你选择什么路径来做物理实现和标记。”“对完整系统的早期分析和验证，包括模拟和数字甚至软件，仍然是一个挑战。”
图1:混合信号设备的错误。来源:Mentor
Balasubramanian完全同意。“在所有抽象中进行自上而下的验证是一个挑战。你为了系统级验证先从一个混合信号的抽象模型开始，然后急需要在SPICE中进行验证混合信号模块。用户需要一种工具，可以在抽象中进行所有的工作，并进行真正的数字建模，这实际上将模拟块变成了数字块，一直到一个香料级的模拟器。这就是客户所要求的准确性和抽象范围。”
即使对传统的模拟设计师来说，也有一些新的要求摆在他们的面前。Nizic补充说:“将模拟环境引入到验证环境中，需要在验证计划方面有一些新能力。”“使用混合信号IP，我需要使用更先进的方案、建模和模拟。像汽车这样的应用程序需要安全性和可靠性，这要求对验证过程的可跟踪性和可见性。这就要求采用一种更像数字的方法来模拟。我必须将模拟部分的规范与验证联系起来，这样它总是可追踪的，并且可以找出哪里是失败的，而且调试更容易。当一个模块被验证时，它必须被引入到SoC环境中，而这就是透明度和模型很重要的地方。”
今天，我们看到将真实数字建模集成到系统级Verilog中。“这将使它与 Verilog-AMS相似或更好，”Nizic继续说道。“然后，我们可以将AMS和SoC的认证连接起来，并让数字验证工程师采用最快速的模拟模式，进行SoC认证。”
这在许多系统公司中创建了一种新型的设计器。Balasubramanian说:“我们看到，人们正在接受训练，以编写高效的真实数字模型。”“这就是他们所做的一切。”他们不一定有很多模拟设计的专业知识。他们使用一个IP，他们假定IP是有效的，但是团队需要知道它将如何与最高级别和系统级别一起工作。他们开发了那个IP的抽象模型。”
模拟混合信号的市场已经发生了很大的变化，这是由工艺技术的进步推动的，而这一技术的数字友好程度远高于模拟友好型。这导致了新途径的探索，无论是在复杂的SoC层面，还是针对边缘节点更简单的物联网设备。每个人都在走一条截然不同的道路。
它们的共同之处在于需要更好的系统级验证工具，这是业界正在进行的工作。“模拟和数字验证之间的互动正在增加，”Nizic总结道。“工具和设计团队之间的项目协作正在增加。这是由技术和业务需求驱动的。再也不可能对这些东西置之不理了。”
原文链接：https://semiengineering.com/mixed-messages-for-mixed-signal/
今天是《半导体行业观察》为您分享的第1458期内容，欢迎关注。
R
eading
推荐阅读（点击文章标题，直接阅读）
关注微信公众号 半导体行业观察，后台回复关键词获取更多内容
回复 科普，看更多半导体行业科普类的文章
回复 DRAM，看更多DRAM的文章
回复 光刻，看更多光刻技术相关的文章
回复 三星，看更多与三星公司相关的文章
回复 全面屏，看更多全面屏相关的文章
回复 双摄，看更多关于手机双摄像头的文章
回复 毫米波，看更多与毫米波相关的文章
回复 IPO，看更多与半导体企业IPO相关的文章
回复 展会，看《2017最新半导体展会会议日历》
回复 投稿，看《如何成为“半导体行业观察”的一员 》
回复 搜索，还能轻松找到其他你感兴趣的文章！
点击阅读原文加入摩尔精英